三星电子在 SEMICON Taiwan 2026 期间公布新一代高频宽记忆体（HBM）与下一世代储存架构布局，从 HBM5、zHBM 到 zNAND-O，涵盖高频宽、高容量、低功耗与散热等方向，显示三星正加速布局AI基础设施所需的下一代记忆体技术。

三星储存产品规划企业副总裁 Jangseok Choi 周二（1日）表示，公司规划中的 HBM5，效能目标为 HBM4E 的2倍，单位功耗效能提升20%，热阻则降低20%。三星此前已在8月举行的 Hot Chips 2026 透露部分相关进展。

除了延续HBM架构升级，三星也正在开发全新架构的 zHBM，目标效能进一步拉高至 HBM4E 的8倍，单位功耗效能提升3倍，热阻降幅则达75%至90%。

HBM5采2奈米制程　最快2028年量产

据悉，三星将HBM5的基础晶片（base die）制程由HBM4、HBM4E采用的4奈米，进一步推进至自研2奈米制程，并规划12层、16层及20层DRAM堆叠方案，以因应不同应用对容量与效能的需求。

在性能规划上，HBM5锁定较HBM4E提升一倍，同时兼顾功耗与热管理。三星预计在HBM4E之后推出HBM5，量产时间约落在2028年前后。

其中，热阻降低20%被视为重要升级方向。随着AI加速器功耗不断提高，记忆体散热能力的重要性同步上升，三星希望借此改善高效能运算环境下的热管理表现。

zHBM改变传统架构　记忆体直接堆叠在处理器上

相较于现行HBM通常配置于AI加速器（xPU）旁侧，三星正在开发的zHBM则采取不同架构，将记忆体直接堆叠至处理器上方，借由缩短资料传输路径，进一步提升频宽并降低功耗。

三星设定的zHBM目标相当积极，效能希望达到HBM4E的8倍，单位功耗效能提高3倍，同时将热阻降低75%至90%。

三星预计 zHBM在2029年之后推出，因此目前仍属于较长期的技术布局。

zNAND-O瞄准「DRAM速度、NAND容量」

除了HBM，三星也把下一代NAND技术纳入AI储存布局。其中，zNAND-O预计于2028年开始送样。

三星设定的目标包括储存密度达到DRAM的10倍，同时读取频宽与功耗效率达到NAND的7倍。这项技术主要锁定生成式AI及大型语言模型（LLM）对高速度与大容量储存的需求。

随着AI模型规模持续扩大，储存系统需要在容量、速度与功耗之间取得平衡。

三星提出CUBE策略　从容量到能效全面升级

三星在 SEMICON Taiwan 2026 同期举行的 Memory Executive Summit 上，也进一步说明其「CUBE」储存策略，分别代表 容量（Capacity）、利用率（Utilization）、频宽（Bandwidth）与效率（Efficiency）。

根据Choi，在容量方面，三星计划透过垂直方向扩展记忆体，在不增加PCB占用面积的情况下提高储存密度；利用率方面，则不只着眼于3D记忆体堆叠层数，而是进一步调整逻辑与记忆体的架构配置，以降低延迟。

至于频宽，三星规划透过垂直高速通道取代水平资料传输路径，缩短晶片间距离；效率方面则聚焦于降低资料传输的每位元功耗，以及改善整体功耗与热管理。

整体而言，三星此次公布的技术路线并非单纯追求HBM单一规格提升，而是从 HBM5的制程与堆叠升级、zHBM的处理器上方堆叠，到zNAND-O的大容量高速储存，再以CUBE策略串联容量、利用率、频宽与效率，勾勒出面向AI基础设施的下一代记忆体发展方向。