随着全球 AI 算力竞赛进入白热化，资料传输的频宽与能耗已成为技术发展瓶颈。为应对次世代高效能运算 (HPC) 需求，台积电 (TSM-US)(2330-TW) 正加速布局矽光子 (Silicon Photonics) 与共封装光学 (CPO) 技术。

根据最新市场资讯，台积电的光子积体电路 (PIC) 产能规画已进入「三级跳」阶段，预计月产能将从目前的 500 片，在三年内扩容逾 30 倍，于 2028 年达到至少 2.5 万片的规模，为 CPO 供应链开启放量视窗。

2026 年进入爆发期

券商指出，台积电的 PIC 产能扩张路径清晰：2026 年第二季将先拉升至 1 万片，第四季增至 1.5 万片，最终在 2028 年突破 2.5 万片。以此推算，年化 PIC 产出将从目前的 400 万颗飙升至近 1.94 亿颗，对应的实际光引擎 (Light Engine) 年出货量估计可达 4,860 万颗。

在客户端，2026 至 2027 年将由辉达 (NVDA-US)、博通 (AVGO-US) 及 AMD(AMD-US) 等头部客户率先采用台积电的 COUPE 平台，主要应用于高频宽、低功耗的 AI GPU 与资料中心交换器。随后，联发科、Marvell 及 Ayar Labs 等公司也预计于 2028 年接棒加入量产平台，象征 CPO 技术将从旗舰产品扩散至更广泛的 ASIC 与网络晶片市场。

CoPoS 提前上阵与「化圆为方」的变革

为了与英特尔 (INTC-US) 的 EMIB-T 技术抗衡，台积电计划将次世代封装技术「CoPoS」(Chip on Panel on Substrate) 的量产时程提前至 2028 年。CoPoS 技术的核心在于利用大面积的重布线层 (RDL)，打破传统矽中介层 (Silicon Interposer) 的光罩尺寸限制，实现超大面积的晶片整合。

该技术在制程上推动了「化圆为方」的材料革命：

方形矽晶圆：环球晶 (GlobalWafers) 与合晶已进入验证阶段。环球晶研发的 310mm×310mm 方形矽晶圆预计 2026 年第四季小量出货。

玻璃基板与 TGV 技术：台积电携手日本载板龙头揖斐电 (Ibiden) 与台湾面板大厂群创进行验证。群创利用其台南厂区负责关键的玻璃通孔 (TGV) 制程，这标志着面板产业跨界切入 AI 封装供应链。

外资调查显示，CoPoS 技术已被纳入辉达的「Feynman」GPU 架构蓝图中，预计 2029 年的 Feynman Ultra 版本将全面改采此架构。

良率爬坡与定价权

尽管技术布局领先，但 CPO 量产仍面临严峻的良率挑战。PIC 晶圆完成后，需经过 SoIC 整合、光电测试、FAU(光纤阵列单元) 耦合等多道工序。以 SoIC 良率 50% 的情境推算，每月 1 万片晶圆的产出在经过层层损耗后，实际终端出货量可能仅约 39 万颗。

此外，台积电 2026 年下半年毛利率可能受到 2 奈米初期投产与海外扩厂成本的侵蚀。然而，分析师认为台积电具备强大的先进制程定价权，预计 2 奈米晶圆单价将逼近 3 万美元，透过调涨价格可有效对冲成本压力，维持获利动能。